根据相关消息,清华大学集成电路学院教授任天令团队在小尺寸晶体管研究方面取得突破,首次制备出亚1nm栅极长度的晶体管,并且根据测试结果,它拥有良好的电学性能。这一结果也发表在了新一期的《自然》杂志上。 (图源网络) 众所周知,芯片的核心元器件就是晶体管,判断芯片性能的一大参数就是晶体管数目。同样面积的芯片,如果能够集成更多的晶体管,意味着它的性能更强大。而晶体管的栅极尺寸在摩尔定律的推动下不断缩小,但随着物理尺寸到达纳米尺度,造成电子迁移率降低、漏电流增大,、静态功耗增大等短沟道效应变得更严重。 从目前的行业情况来看,主流的晶体管栅极尺寸为12nm以上。任天令团队巧妙利用石墨烯薄膜超薄的单原子层厚度和优异的导电性能,将其作为栅极,并且通过石墨烯侧向电场来控制垂直的二硫化钼沟道的开关,由此实现等效的物理栅格长度为0。34nm。 实现了1nm以下的实验室制备,下一步就是将其推广到工业化量产了。然而,这同样需要在相关领域做出诸多突破。比如需要配合沟道的微缩,还要借助光刻机,通过极紫外EUV光刻进一步微缩到5nm,由此实现超大规模的芯片。 由于任天令团队采用石墨烯薄膜制备,这种二维薄膜制成的未来集成电路将具备更良好的柔性,并且由此可以制造出更透明的电子产品。比如目前比较火热的柔性电子屏幕,但它的CPU并不是柔性的,如果采用了上述的二维薄膜材料制成CPU,将有可能制成一个全柔性的手机,其中的CPU、存储器都可以是柔性的,这样也就能够实现更好的穿戴效果。